甫結束的 ITF Japan 2020 大會上， 比利時半導體公司 imec 公佈了與 ASML 合作研發的新一代高解析度 EUV 光刻技術 ( High NA EUV Lithography) 的成果，強調「Moore's Law 並不會停下來」，ASML 已為 3nm、2nm、1nm 甚至是 Sub 1nm 所需的 EUV 光刻設備，預計首款 NXE 5000 系列 High NA EUV 光刻機會在 2022 年底前實現商業化。

據 imec 首席執行官暨總裁 Luc Van Den Hove 指出，該公司與 ASML 緊密合作，共同開發下一代高解析度 EUV 光刻技術並取得突破，即使制程到達了 1nm 甚至更小，制程微縮化仍然會繼續，Moore's Law 並不會停下來。

imec 在 ITF Japan 2020 大會上展示了邏輯電路的發展方向，當中 PP 是聚碳酸酯佈線的間距 (nm)，而MP是精細金屬的佈線間距 (nm)，可以看到 FinFET 技術到了 3nm 將會出現屏障，業界將會向著 BPR、CFET 及 2D Atomic Channels 等技術發展。

中芯國際 (SMIC) 宣佈 2020 年底成功研發全新 N+1 制程，並預計在 2020 年底進行小批量試產、2021 年可望進入量產階段，相較現時 SMIC 所擁有的 14nm 制程，其能提升 20％、功耗降低 57％、邏輯面積縮小 63％、SoC面積縮小 55％，將會成為中國半導體晶片生產的新希望。

據了解，SMIC 在 2019 年第 4 季度量產 14nm FinFET 制程，該技術現時可滿足了國內約 95% 的晶片生產，從 14nm FinFET 改進良的 12nm FinFET 亦已進入客戶導入階段，這些都是 SMIC 的第一代 FinFET 技術，而 N+1 制程則屬於 SMIC 的第 2 代 FinFET 技術，N+1 是 SMIC 的內部代號，並沒有具體說明 nm 數字節點，但外界猜測很大機會是 10nm，而正在研發中的 N+2 會是為高性能晶片而生。

現時已得悉 N+1 制程 相較現時 SMIC 所擁有的 14nm 制程，其能提升 20％、功耗降低 57％、邏輯面積縮小 63％、SoC面積縮小 55％，由於不需要 EUV 技術所以無需要 ASML 最新的 EUV 光刻機，將會成為中國半導體晶片生產的新希望 。

為降低美國對中國半導體行業的打撃，中芯國際 (SMIC) 正進行去美國化計劃，在年底前在完全不使用外國技術及設備下，實現先進的 40nm 晶片試產，並且期待在 3年內生產更先進的 28nm 制程，消息震驚了全球科技界。

據「日經亞洲評論」消息指出，中國政府正努力減低中國半導體行業對美國的依賴，要求中芯國際進行中國化計劃，要求盡快達至 100% 國產晶片供應鏈的目標。

消息指出，中芯國際已向中國政府提交了規劃，會在今年底前在完全不使用美國設備下，進行先進的 40nm 晶片試產，並且在 3 年內提升至更先進的 28nm 制程，最終目標是實現國產資訊下可達成自家晶片生產。

2020 世界半導體大會 26 日正式舉行，TSMC 除了公佈了 6nm、5nm、3nm 制程的進度外，亦首次談及了 2nm 制程研發，TSMC 2nm 將會首次導入 GAA 環繞閘極工藝，將會投入 8,000 工程師專門針對 2nm 進行研發，並會在台灣新竹興建 2nm 廠房，2nm 將會是 TSMC 能否持續領先的關鍵之役。

據了解，無論是 TSMC 或是 SAMSUNG，半導體制程均已推進至 3nm 級別，技術研發基本上已完成，剩下來是產能和良率問題了，但 2nm 制程將會是 TSMC 的重大挑戰，因為 SAMSUNG 提早在 3nm 制程中導入 GAA 環繞閘極工藝，TSMC 做法則比較保守，選擇在 2nm 制程才導入 GAA 環繞閘極工藝，所以 2nm 對 TSMC 來說將會是一次重要的技術世代。

現時大部份 14nm 或以上制程均是採用 FinFET 鰭片式電晶體，當前的微縮製程走到3nm，將會面臨新的物理極限，除非改用 GAA 環繞閘極工藝結構，否則摩爾定律就很難再維持下去，GAA 環繞閘極工藝成為了兵家必爭之地。

2020 世界半導體大會 26 日正式舉行，TSMC (南京) 總經理羅鎮球透露了更多未來 3nm 制程的消息，TSMC 在 3nm 進度比預期理想，預計會在 2021 年下半進入風險試產階段，可望 2022 年可進入大規模量產，在半導體制程技術上繼續保持領導地位。

早前，TSMC 已在第 26 屆技術研討會上已確認了 7nm 的改良版 6nm (N6) 已經開始量產，其電晶體密度提升接近 20%，5nm 則完成了生態系統設計，並且已有客戶開始在 5nm 技術基礎上設計產品，現正進行 5nm 風險試產，預計年底可進入量產期，首先會應用在智能手機晶片上。

此外， 3nm 研發進度比預期理想，預期 2021 年下半年可進入風險試產，並看到 3nm 晶片出現市場上，並且將於 2022 年實現 3nm 大規模量產，相較 5nm 制程技術，TSMC 3nm 將可降低 25~30% 功耗，同時帶來 10~15% 的性能提升。