ckloop

回覆  ckloop

伺服器好像不用 AVX512

伺服器比較需要總算力和能效
全細核會不會更合用 ? ...
usei 發表於 2022-9-27 11:06

會
所以 AMD 會出Zen4c EPYC 試水
Intel 都好似有全 e core Xeon? (不過SPR 都未搞掂睇怕冇咁快)

antlee

因為都係用返256 bit行兩次達成,比512bit用少好多transistor又快過avx256
沙盒A 發表於 2022-9-26 22:53

只係算第一代可以接受的trade-off(即Zen1 的 avx 256bit)
- throughput 減半 vs 降頻的全速throghput

Ice Lake AVX-512 Downclocking
https://travisdowns.github.io/bl ... cl-avx512-freq.html

mlyu

笑爆，又話avx512無用嘅？一夜之間突然改口？
1756 發表於 2022-9-27 11:16

一樣係而家冇乜 program 用呀, 但係 intel 個做法搞到又熱又要減速, 大巴大巴車落 Intel 度話佢唔識整

mlyu

人哋spr sp 8 sockets滿血60×8=480c，genoa俾盡得個128×2=256c，比條x咩？
1756 發表於 2022-9-27 11:21

intel 賣咗幾多部?

ckloop

人哋spr sp 8 sockets滿血60×8=480c，genoa俾盡得個128×2=256c，比條x咩？
1756 發表於 2022-9-27 11:21

現在server 傾向是multi node high density 再靠 high speed interconnect 連接起來
2-socket node 是主流
就算Intel 自已 Xeon 平台出貨都係2 socket node 為主
人地AMD bergamo 最優化 2-socket 並無不妥

mlyu

其實呢個係所有大細核共有問題, ARM CPU big.little 一樣走唔甩, 要避開就只能在程式上要更多metadata令OS ...
antlee 發表於 2022-9-27 11:05

一路加 metadata, 加加下變 VLIW 咁行法

antlee

一路加 metadata, 加加下變 VLIW 咁行法
mlyu 發表於 2022-9-27 11:43

同VLIW無關, 主要係
1. 有D乜instrucion extensions要用, 令OS知道邊D core可執行 (因為不同core不同instrucion set會令程式預先做feature check無意義)
2. UI task/scheduled task/background task對系統有不同要求 - responsiveness/throughput

ckloop

已加入PC world eco mode 測試