作者: AMDEX 時間: 2022-2-24 11:22 標題: INTEL 有D 冇果樣整果樣
咩6核+4核
點解唔正正常常比粒8核仲好
ARM 先咁做係為左多功慳電, CPU 根本冇用...
作者: KinChungE 時間: 2022-2-24 11:23
Intel唔需要慳電? max boost去到>200W喎
作者: 孤兒仔 時間: 2022-2-24 11:46
咩6核+4核
點解唔正正常常比粒8核仲好
ARM 先咁做係為左多功慳電, CPU 根本冇用... ...
AMDEX 發表於 24/2/2022 03:22 AM
做到唔做咩
作者: AMDEX 時間: 2022-2-24 11:55
回覆 2# KinChungE
唔係唔要慳電, 係唔洗分開二種核心, 手電只係聽下電話, 聽下歌根本唔洗用主核. 情況完全唔同, INTEL 要慳的話只要限頻, 唔比佢行太高以經可以慳好多電. 但佢編編冇做尼樣野, 就係畫蛇添足
作者: AMDEX 時間: 2022-2-24 11:57
做到唔做咩
孤兒仔 發表於 2022-2-24 11:46
對唔著我文筆表達差
作者: lawrencelau1 時間: 2022-2-24 12:04
軟件已經根深蒂固, 點做好啦
作者: 孤兒仔 時間: 2022-2-24 12:05
對唔著我文筆表達差
AMDEX 發表於 24/2/2022 03:57 AM
我應該無get錯丫，如果 Intel 設計 12th 時掌握 7nm 或更先進技術，一定唔會有大細春出現
作者: 孤兒仔 時間: 2022-2-24 12:09
回覆 KinChungE
唔係唔要慳電, 係唔洗分開二種核心, 手電只係聽下電話, 聽下歌根本唔洗用主核. 情 ...
AMDEX 發表於 24/2/2022 03:55 AM
事實證明佢又成功咗啦，E-core 可以充數又可以幫助多核跑分，
P-core 就有足夠空餘塞大個核心尤其係 L2 Cache，12th 打機強都係靠 L2 Cache
作者: usei 時間: 2022-2-24 12:12
大細核有省電
12500h 性能同 12400 相近
75w vs 117W
notebook 版 PPW 約高 50%
作者: AMDEX 時間: 2022-2-24 12:25
大細核有省電
12500h 性能同 12400 相近
75w vs 117W
notebook 版 PPW 約高 50%
usei 發表於 2022-2-24 12:12
notebook又唔同喎. 我主要係講desktop
作者: KinChungE 時間: 2022-2-24 12:44
回覆 KinChungE
唔係唔要慳電, 係唔洗分開二種核心, 手電只係聽下電話, 聽下歌根本唔洗用主核. 情 ...
AMDEX 發表於 2022-2-24 11:55
你誤會左佢"慳電"既意思
佢既慳電core主要唔係用黎俾你idle做下light task, 否則唔使放咁多粒落去
慳電core都已經有6代cpu既效能, 有performance core既6-7成效能
對於D善用multi-thread又唔需要AVX既情況下, 粒U就可以變成一粒十幾核既CPU, 兩三倍core count自然快好多
針對住AMD多核黎打
作者: 飯團A號 時間: 2022-2-24 13:09
提示: 作者被禁止或刪除 內容自動屏蔽
作者: sl110070 時間: 2022-2-24 13:24
msdt行big.LITTLE嘅根本原因從來都唔關power efficiency事，而係ringbus限制。超過12-stops latency不如mesh，dual ringbus嘅ring frequency又會不如single ringbus，而且撞上worse case一樣不及mesh，係對於latency極為敏感嘅msdt應用上效益極低。而且msdt售價遠低於server，面積控制亦都係優先考慮之一，所以要進一步提升mt performance又唔需要大幅增加面積嘅解決方案就係bit.LITTLE。至於i5得6+4，唔通你覺得維持翻10代嘅design i5就會有8核？對家r5一樣得個6 big cores，intel又有乜理由俾i5上8+0?
作者: rcbananahk 時間: 2022-2-24 14:19
通常新野係難接受D
行多2代應該就OPTIMIZE 到爽返晒
作者: minibanana 時間: 2022-2-24 15:14
你誤會左佢"慳電"既意思
佢既慳電core主要唔係用黎俾你idle做下light task, 否則唔使放咁多粒落去
慳電co ...
KinChungE 發表於 2022-2-24 12:44
無錯, 佢係統計大部份用家用法用途去設計, 制程上限制, 如果唔咁設計, 根本同amd無得打
所以係真實使用上效能同amd就有得較量
作者: x37 時間: 2022-2-24 16:28
提示: 作者被禁止或刪除 內容自動屏蔽
作者: Pppk 時間: 2022-2-24 17:34
p同E core算唔算行双cpu
?作者: kululu1702 時間: 2022-2-24 17:52
大小核有咩用真係唔知
剩係知呢度都有堆煙粉
作者: pnedved 時間: 2022-2-24 18:54
大小核有咩用真係唔知
剩係知呢度都有堆煙粉
kululu1702 發表於 2022-2-24 09:52
可能大部份已經轉會了。
作者: kcthomlau 時間: 2022-2-24 20:10
輸多核輸左幾年
ZEN2開始3950X嬴左INTEL粒HEDT
成個HEDT系列廢左武功
得返多PCIE lanes仲有D用
已經再接受唔到失敗
但結果都係再失敗
多核仲係差D
作者: x37 時間: 2022-2-24 20:21
提示: 作者被禁止或刪除 內容自動屏蔽
作者: qcmadness 時間: 2022-2-24 21:26
佔有率回升，咁都叫失敗
x37 發表於 2022-2-24 20:21
計埋其他market, AMD record high
作者: ckyuen2 時間: 2022-2-25 07:19
計埋其他market, AMD record high
qcmadness 發表於 2022-2-24 21:26
出12代非K之前就record high, 有新數字時amd佔比係跌緊。當然等amd 6x00/7x00 大量派貨果時可能又變。
作者: 飯團A號 時間: 2022-2-25 10:03
提示: 作者被禁止或刪除 內容自動屏蔽
作者: 孤兒仔 時間: 2022-2-25 10:34
其實大家睇server 市場就知乜事
Server 市場明明最睇重多核同能耗比
但係 Intel SR 都係純大核設計
就知大 ...
飯團A號 發表於 25/2/2022 02:03 AM
睇 Server市場係發現有啲市場可以用呃有啲則呃不了
作者: antlee 時間: 2022-2-25 11:54
首先一定有的物理限制: 散熱 (之後先係供電)
而CPU由3GHz->4GHz->5GHz->5.5GHz...的發熱量係幾何級數上升
Desktop/Notebook的目標係散熱/供電限制下Latency(單核表現)&Throughput(多核效能), 如果不能用同一種core解決, 咁hybrid core亦算係一種解法
Latency->P-Core(Frequency不能提升下只有IPC提升, 亦不能靠更多core解決)
Throughput->P-Core+E-Core(至少Intel證明咗差不多die area下Throughput: 4C4T E-Core > 1C2T P-Core)
Desktop版有8P die最多只係保證一定好過前代而已
Notebook更激進: 6P8E/4P8E/2P8E
Server方面限制就分Throughput(多核效能) & License/Software limit(即不能用更多core解決), 相對就要出兩種CPU應對
Intel之後會有E-Core only server CPU
AMD之前解法係出binned parts(用閹割core數但full L3的die 做 特別版 EPYC)及變種die(有傳加core減L3的Zen 4c die)
至於Latency...有減不了的network latency做高牆...
(p.s. 第三種限制為connectivity, 但基本喺制定平台時已決定)
作者: 飯團A號 時間: 2022-2-25 15:17
提示: 作者被禁止或刪除 內容自動屏蔽
作者: x37 時間: 2022-2-25 15:51
提示: 作者被禁止或刪除 內容自動屏蔽
作者: qcmadness 時間: 2022-2-25 15:59
i 記粒 新 xeon 咪 56 core p core
同埋 今時今日粒 atom 已經同往日的 atom 相差好遠 ...
x37 發表於 2022-2-25 15:51
但同而家既"big core"差好遠, 依然係真
作者: 飯團A號 時間: 2022-2-25 18:04
提示: 作者被禁止或刪除 內容自動屏蔽